

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03064964 A

(43) Date of publication of application: 20.03.91

(51) Int. CI

H01L 27/108 H01L 21/3205

(21) Application number: 01202179

(22) Date of filing: 03.08.89

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

OZAKI TORU

HIEDA KATSUHIKO

(54) MANUFACTURE OF SEMICONDUCTOR MEMORY DEVICE


(57) Abstract:


PURPOSE: To obtain a DRAM of laminated type memory cell structure high in reliability by a method wherein a MOSFET is formed, then a resist is formed on a contact forming region, and an insulating film is deposited thereon, which is etched back.

CONSTITUTION: A gate insulating film 3 and a gate electrode 4 are formed on the surface of a P-type silicon substrate 1, and the upper wall of the gate electrode 4 is covered with an insulating film 6t. As ions are implanted using the gate electrode 4 as a mask to form a source and a drain region both formed of an N-type diffusion layer 5 for the formation of a MOSFET which serves as a switching transistor. Then, a side wall insulating film 6s is left on the side wall of the gate electrode 4 in a self-aligned manner. Moreover, a resist R₁ is left inside contacts C1 and C2. Furthermore, a silicon oxide film 7 is deposited on a region excluding the surface of the resist film R₁. Thereafter, an etching-back resist R2 is applied so as to make the surface flat. The resist R2 applied surface is etched back through a reactive ion etching method to

be flattened. Then, the resist R_1 is removed, and a contact is formed.

COPYRIGHT: (C)1991,JPO&Japio





⑩特許出願公開

⑫ 公 開 特 許 公 報(A) 平3-64964

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)3月20日

H 01 L 27/108 21/3205

27/10 8624 - 5FH 01 L 6810-5F

21/88

未請求 請求項の数 1 (全12頁)

64発明の名称

半導体記憶装置の製造方法

②特 願 平1-202179

願 平1(1989)8月3日 22出

個発 明者 尾 崎

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 徾

個発 明 者 \mathbf{H} 克 彦 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

株式会社東芝 の出 願 人

神奈川県川崎市幸区堀川町72番地

弁理士 木村 個代 理 人 高久

1. 発明の名称

半導体記憶装置の製造方法

2. 特許請求の範囲

MOSFETの形成された基板表面を覆う絶 緑膜に開口されたストレージノードコンタクトを 介してこの M O S F E T のソースまたはドレイン 領域にキャバシタのストレージノード電極として の第1のキャパシタ電極が接続するようにこの格 緑膜上にキャパシタを積層した積層型キャパシタ 構造の半導体記憶装置の製造方法において、

ピット線コンタクトおよびストレージノード コンタクトの形成工程が、

ピット線コンタクトおよびストレージノード コンタクト形成領域にレジストパターンを形成し た状態で該レジストパターン間に層間絶繰膜を形 成する層間絶録膜形成工程と、

前記レジストパターンを除去しコンタクトを 形成するコンタクト形成工程とを含むようにした ことを特徴とする半導体記憶装置の製造方法。 3. 免明の詳細な説明

「発明の目的)

(産業上の利用分野)

本発明は、半導体記憶装置の製造方法に係り、 特にDRAM等におけるコンタクトの形成に関す

(従来の技術)

近年、半導体技術の進歩、特に微和加工技術の 進歩により、いわゆるMOS型DRAMの高集積 化、大容量化が急速に進められている。

この高集積化に伴い、情報(電荷)を蓄積する キャパシタの面積は減少し、この結果メモリ内容 が誤って読み出されたり、あるいはα線等により メモリ内容が破壊されるソフトエラーなどが問題 になっている。

このような問題を解決し、高集積化、大容量化 をはかるための方法の1つとして、MOSキャバ シタをメモリセル領域上に積層し、該キャパシタ の1電極と、半導体基板上に形成されたスィッチ

ングトランジスタの1電板とを導通させるように することにより、実質的にMOSキャバシタの静 電容量を増大させるようにした積層型メモリセル と呼ばれるメモリセル構造が提案されている。

この積層型メモリセルは、第20図に示すよう に、 p 型のシリコン基板 1 0 1 内に形成された素 子分能絶縁膜102によって素子分離された1メ モリセル領域内に、n型拡散層からなるソースお よびドレイン領域103と、ソースおよびドレイ ン領域103間にゲート絶縁膜104を介してゲ - ト電極105とを形成しスィッチングトランジ スタとしてのMOSFETを構成すると共に、こ の上層にMOSFETのソース領域103にコン タクトするようにMOSFETのゲート電極10 5 および隣接メモリセルのMOSFETのゲート 電極(ワード線)上に絶緑膜106(CVD法に よる酸化シリコン膜およびBPSG膜)を介して 形成された多結晶シリコン膜107とシリサイド 膜108とからなるピット線109と、さらにこ の上層に絶縁膜110(CVD法による酸化シリ

イド膜108とからなるピット線10.9 を形成する。

この後、基板表面全体に絶縁膜110としてCVD法による酸化シリコン膜110aおよびBPSG膜110bを形成した後、熱処理による平坦化を行い、ストレージノードコンタクト111を形成し、高濃度にドープされた多結晶シリコン層からなる第1のキャパシタ電極112のパターンを形成する。

そして、この第1のキャパシタ電極112上に酸化シリコン膜からなるキャパシタ絶縁膜113および、多結晶シリコン層を順次堆積しパターニングすることにより、第2のキャパシタ電極114と第1のキャパシタ電極112とによってキャパシタ絶縁膜113を挟んだMOSキャパシタとか形成され、MOSFETとMOSキャパシタとからなるメモリセルが得られる。

このような構成では、ストレージノード電極を 素子分離領域の上まで拡大することができ、また、 ストレージノード電極の段差を利用できることか コン膜 1 1 0 a および B P S G 膜 1 1 0 b) を介して形成された第 1 のキャパシタ電極 1 1 2 と、第 2 のキャパシタ電極 1 1 3 によってキャパシタ 絶縁膜 1 1 4 を挟みキャパシタを形成してなるものである。

この積層型メモリセルは、次のようにして形成 される。

すなわち、この積層型メモリセルは、 p 型のシリコン基板 1 0 1 内に、 n 型拡散層からなるソースおよびドレイン領域 1 0 3 と、ソースおよびドレイン領域 1 0 4 を介してゲート電極 1 0 5 を形成しスィッチングトランジスタとしての M O S F E T を形成する。

ら、キャパシタ容量をプレーナ構造の数倍乃至数 十倍に高めることができる。

従って、メモリセル面積を縮小しても蓄積電荷 量の減少を防止することができる。

さらにまた、ストレージ・ノード部の拡散層は、ストレージノード電極(第1のキャバシタ電極1 11)下の拡散層103のみとなり、α線により 発生した電荷を収集する拡散層の面積が極めて小 さくソフトエラーに強い構造となっている。

しかし、このようなセル構造では、以下にのべるような欠点がある。

その1つは、平坦性の悪さおよびそれに起因する加工の難しさである。

すなわち、電極数に注目してみると、電荷をストレージ・ノード電極112に蓄えるため、通常のシリコン基板上に蓄える平面セルに比較して電極数が1層多くなる。

このため、上側の層になるほど、下地の平坦性 が悪く、フォトリソグラフィやエッチングにおけ る加工が難しくなり、各電極のオープン不良やシ ョート不良が多発するという問題がある。

すなわち、ゲート電極、ビット線の段差により、 層間絶縁膜の上面と基板とのレベル差が大きくな り、ストレージノード電極の被覆性が低下するの みならず、ストレージノード電極やブレート電極 の加工が困難となる。

さらにまた、リングラフィの合わせずれを考慮して、ゲート電極とピット線コンタクト、ゲート電極とストレージ・ノードコンタクトとの間で余裕をとらなければならず、高集積化に際しては問題が多い。

また、表面の平坦化のために B P S G 膜を用いているため、 B P S G 膜から、 多結晶シリコン膜 1 0 8 を介して P の 拡散が生じ、 分離能力が低下するという問題があった。

また、コンタクトホールの形成、特にストレージノードコンタクトの形成に際しては、エッチング深さが深いため、RIEに際し、エッチング時間も長く、膜厚の面内不均一に起因するオーバエッチングによる基板のえぐれが大きい等、RIE

そこで本発明では、MOSFETを形成した後、コンタクト形成領域にレジストを形成し、この上暦に絶縁膜を堆積し、エッチパックを行うことにより、平坦化すると共に、レジストを除去し、コンタクトを形成するようにしている。

(作用)

上記構成によれば、コンタクト形成領域にレジストを形成し、この上層に絶縁膜を堆積し、エッチバックを行うようにしており、ゲート電極の側壁に対するRIEダメージがないため、ゲート電極に自己整合的にピット線コンタクトおよびまたはストレージノードコンタクトを形成することができ、微細化が可能となる。

(実施例)

以下、本発明の実施例について図面を参照しつ つ詳細に説明する。

第1図(a) および第1図(b) は、本発明実施例の方法で形成された積層形メモリセル構造のDR AMのピット線方向に隣接する2ピット分を示す 平面図、およびそのA-B断面図である。 ダメージが大きいという問題がある。

(発明が解決しようとする課題)

このように、接層型メモリセル構造のDRAMにおいても、高集積化に伴う素子の微細化が進むにつれて、ゲート電極とピット線コンタクトおよびストレージノードコンタクトとの合わせ余裕をとらなければならないことが、大きな障害となってきていた。

また、表面の平坦化に察し、BPSG膜を用いているため、このBPSG膜からのPの拡散が問題となっていた。

さらに、RIE法を用いたコンタクトの形成をおこなっているため、基板へのダメージが大きいと言う問題があった。

本発明は、前記実情に鑑みてなされたもので、 高集積化が可能で、信頼性の高い積層型メモリセル構造のDRAMの製造方法を提供することを目 的とする。

(発明の構成)

(課題を解決するための手段)

このDRAMは、p型シリコン基板1内に形成され業子分離絶縁膜2で分離されたメモリセルが領域内に、基板表面にゲート絶縁膜3を介して形成されたゲート電極4とこの両側に形成されたソースおよびドレイン領域5とからなるMOSFETと、ストレージノード電極13とブレート電極13とでキャパシタ絶縁膜14を挟むことによって形成されるキャパシタとを形成してなるものであ

このDRAMの特徴は、ピット線コンタクトおよびストレージソードコンタクトが、MOSFETのゲート電極に自己整合的に形成されていることを特徴とするものである。

そして、このストレージノード電極も、層間絶 経験7内に形成されたコンタクト内の埋め込み層 9および10を介してMOSFETのソース・ド レイン5に接続されている。

他部については、通常の積層型メモリセル構造のDRAMと全く同様である。

すなわち、比抵抗5Ω・cm程度のp型のシリコ

また、層間絶縁膜7内に形成された埋め込み層9、10を介してソース・ドレインの他方の側にコンタクトするストレージノード電極16、キャパシタ絶縁膜17、プレート電極18が形成されている。

そしてゲート電極4はメモリアレイの一方向に 連続的に配列されてワード線を構成している。

次に、この DRAMの製造方法について図面を 参照しつつ説明する。

第2図乃至第18図は、このDRAMの製造工程を示す図である。第4図乃至第6図において(a

ッチングし、ゲート電極4の側面に側壁絶程膜 6 8 として自己整合的に残匿せしめる。このように してソース・ドレイン領域が露呈せしめられコン タクトC 1 、 C 2 が形成される。

さらに、第 3 図に示すように、レジストを塗布 し、フォトリソ法により、このコンタクト C 1。 C 2内にレジスト R 1 を残留せしめる。

そしてさらに、第4図(a) 乃至第4図(c) に示すように、シリカを過飽和させた硅ファ化水 財 水 溶液を用いた液 相成 長 は 化 シリコン と 膜 R 1 表面以外の領域に酸 化 シリコン を 通飽 和 させた ほっと 化 水 素酸 水 溶液 は 、 シリカを 飽 和 させた ほファ 化 水 素酸 水 溶液 に 弱酸 (B) の 3) 水 溶液 に 弱酸 (B) の 4 に よ で 形 成 加 することに よ り の 6 膜を 用いる ようにしても良い。

この後、第5図(a) および第5図(b) に示すように、表面を平坦化するためのエッチバック用レジストR2を塗布する。

) および (b)はそれぞれ第 4 図(c) に示す平面図における A — B 断面図および B — C 断面図に相当する。

まず、第2図に示すように、比抵抗5Ω·cm程 度のp型のシリコン基板1の表面に、通常の方法 により素子分離絶録膜2を形成した後、熱酸化法 により膜厚10nmの酸化シリコン暦を形成した後、 CVD法により200nmの多結晶シリコン層およ び絶縁腹を堆積し、フォトリソ法および反応性イ オンエッチング法によってこれらをパターニング し、ゲート絶縁膜3およびゲート電極4を形成す ると共にゲート電極4の上壁を絶縁膜6tで覆う。 そして、このゲート電極4をマスクとしてAsイ オンをイオン注入し、n型拡散層5からなるソー ス・ドレイン領域を形成し、スィッチングトラン ジスタとしてのMOSFETを形成する。この拡 散層の深さは、例えば150nm程度とする。この 後、CVD法により、例えば膜厚100n■程度の 変化シリコン層からなる層間絶縁膜を全面に堆積 し、反応性イオンエッチング法により、全面をエ

そして、第6図(a) および第6図(b) に示すように、反応性イオンエッチングによりエッチバックを行い、表面を平坦化する。

この後、第7図に示すように、レジストR1を 除去し、コンタクトを形成する。

さらに、第8図に示すように、この上層に、 C V D 法により、 膜厚50mm程度の多結品シリコン 9 を堆積し、 ヒ素またはリンのイオン注入またはリン拡散等により、 ドーピングを行ったのち、 反応性イオンエッチングにより、パターニングする。

続いて、第9図に示すように、さらにこの上層にシリサイド膜10を堆積する。なお、これは多 粘晶シリコン膜でも良い。

そして、第10図に示すようにこのシリサイド 腹10および多結晶シリコン9をエッチバックし、 このコンタクトC1、C2内にこれらが埋め込ま れたような状態で表面を平坦化する。なお、ここ ではこのシリサイド胰10および多結晶シリコン 9はパッド電極を構成するが、ビット線を直接加 工するようにしても良い。

さらに、第11図に示すように、CVD法により酸化シリコン膜11を堆積したのち、レジストパターンR2/をマスクとしてフォトリソ法および反応性イオンエッチングにより、ビット譲コンタクトを開口する。

そして、第12図に示すように、シリサイド膜 13、 絶縁膜12を堆積し、反応性イオンエッチ ングにより両者をエッチングしてピット線13を パターニングする。

さらに、第13図に示すように、全面に酸化シリコン膜を堆積し、反応性イオンエッチング法により、エッチバックし、側壁にのみこの酸化シリードコンタクト形成領域にレジストR3を形成し、コンタクト形成領域にレジストR3を形成し、の上層に第4図に示したのと同様に、シリカを過和させた硅フッ化水素酸水溶液を用いた液相成長法(LPD)によりレジスト膜R3表面以外の領域に酸化シリコン膜15を堆積する。

そして、第14図に示すように、レジストR4

なお、前記実施例では、第7図に示したように、コンタクトを開口した後、第19図に示すように、シリコンの選択的エピタキシャル成長法を用いてこのコンタクト内にシリコン層501を成長せしめるようにしてもよい。

この後は、第11図に示したのと同様の工程を実行すれば良い。

このように選択的エピタキシャル成長法を用い

を塗布し表面を平坦化する。

この状態で、第15図に示すように、反応性イオンエッチングによりエッチパックを行い、 表面を平坦化する。

この後、第16図に示すように、レジストR3 を除去し、ストレージノードコンタクトを形成する。

さらに、第17図に示すように、ウェットエッチングにより、シリサイド膜10の表面を露呈せしめ、この上層に、CVD法により、膜厚50 n m 程度の多結晶シリコン16を堆積し、ヒ素またはリンのイオン注入またはリン拡散等により、ドーピングを行う。

この後、第18図に示すように、フォトリソ法 および反応性イオンエッチング法により、バター ニングし、ストレージノード電極をパターニング する。R5はレジストである。

そして、キャパシタ絶縁膜17およびプレート 電極18を形成し、キャパシタを完成し、第1図 に示したようなDRAMが完成する。

ることにより、工程の簡略化をはかることができる。また、シリコンの選択的成長法を用いた場合、成長層上部に渡い拡散層を形成し、直接シリサイドを接触させるようにしても良い。このようにすれば多結晶シリコン層を形成する必要がなく、薄くすることが可能となる。

なお、キャパシタ絶録膜としては酸化シリコン膜と窒化シリコン膜の2層構造膜の他、酸化シリコン膜や五酸化タンタル(Ta2 O5)等の金属酸化膜を用いるようにしても良い。

また、第1のキャパシタ電極としては多結晶シ リコン膜を用いたが、必ずしも多結晶シリコン膜 に限定されるものではなく、タングステン薄膜を 用いるなど適宜変更可能である。

(発明の効果)

以上説明してきたように、本発明の半導体記憶 装置の製造方法によれば、MOSFETを形成し た後、コンタクト形成領域にレジストを形成し、 この上層に絶縁膜を堆積し、エッチバックを行う ことにより、平坦化すると共に、レジストを除去 し、コンタクトを形成するようにしているため、ゲート電極の倒壁に対するRIEダメージがないため、ゲート電極に自己整合的にピット線コンタクトおよびまたはストレージノードコンタクトを形成することができ、微細化が可能となる。

・また、コンタクト形成時に、 R I E を用いない ため、ゲート電極とピット練あるいはストレージ ノード電極間の絶縁膜にダメージがなく、 絶縁耐 圧が向上し、歩留まりが向上する。


また、BPSGを用いないため、コンタクト間分離が向上も歩留まりの向上をはかることができる。

また、熱工程による平坦化が不要となるため、 トランジスタの微細化をはかることができる。 4. 図面の簡単な説明


第1図(a) および第1図(b) は、本発明実施例の積層形メモリセル構造のDRAMのピット線方向に跨接する2ピット分を示す平面図およびそのA-A・断面図、第2図乃至第18図はこのDRAMの製造工程を示す図、第19図は本発明の他


の実施例の製造工程の一部を示す図、第20図は 従来例のDRAMを示す図である。

1 ··· p 型のシリコン基板、2 ··· 素子分離絶録膜、 3 … ゲート 能 録 膜 、 4 … ゲート 電 極 、 5 … n 型 拡 散層、 6 、 7 、 1 1 … 層間絶縁膜、 9 … 多結晶シ リコン膜、10…シリサイド膜、12… 絶禄膜、 13…シリサイド膜 (ピット線)、14,15… 酸化シリコン膜、16…第1のキャパシタ電極 (ストレージノード電極)、17…キャパシタ格 緑膜、18…第2のキャパシタ電極(ブレート電 極)、101…p型のシリコン基板、102…素 子分離絶縁膜、103…ソース・ドレイン領域、 104…ゲート絶縁胰、105…ゲート電極、1 06…乾禄膜、107…多結晶シリコン膜、10 8 … シリサイド膜、109 … ピット線、110 … 層間絶録膜、111…ストレージノードコンタク ト、112…第1の キャパシタ電極、113… キャパシタ粕緑膜、114…第2のキャパシタ電





特開平3-64964 (7)






第 4 図(a).







第 4 図 (b)





第 4 図 (c)




特開平3-64964(9)










第 8 図




第 9 図









第 14 図




第19図




第 15 図





-319-



第 20 図